Chiudi

Aggiungi l'articolo in

Chiudi
Aggiunto

L’articolo è stato aggiunto alla lista dei desideri

Chiudi

Crea nuova lista

The Read-Out Controller ASIC for the ATLAS Experiment at LHC
The Read-Out Controller ASIC for the ATLAS Experiment at LHC
Dati e Statistiche
Wishlist Salvato in 0 liste dei desideri
The Read-Out Controller ASIC for the ATLAS Experiment at LHC
Scaricabile subito
149,75 €
149,75 €
Scaricabile subito
Chiudi

Altre offerte vendute e spedite dai nostri venditori

Altri venditori
Prezzo e spese di spedizione
ibs
Spedizione Gratis
149,75 €
Vai alla scheda completa
Altri venditori
Prezzo e spese di spedizione
ibs
Spedizione Gratis
149,75 €
Vai alla scheda completa
Altri venditori
Prezzo e spese di spedizione
Chiudi
ibs
Chiudi

Tutti i formati ed edizioni

Chiudi
The Read-Out Controller ASIC for the ATLAS Experiment at LHC
Chiudi

Promo attive (0)

Chiudi

Informazioni del regalo

Descrizione


This thesis presents the complete chain from specifications to real-life deployment of the Read Out Controller (ROC) ASIC for the ATLAS Experiment at LHC, including the design of the FPGA-based setup used for prototype validation and mass testing of the approximately 6000 chips. Long-lasting experiments like the ATLAS at the LHC undergo regular upgrades to improve their performance over time. One of such upgrades of the ATLAS was the replacement of a fraction of muon detectors in the forward rapidities to provide much-improved reconstruction precision and discrimination from background protons. This new instrumentation (New Small Wheel) is equipped with custom-designed, radiation-hard, on-detector electronics with the Read Out Controller chip being a mission-critical element. The chip acts as a clock and control signals distributor and a concentrator, buffer, filter and real-time processor of detector data packets. The described and deployed FPGA-based test setup emulates the asynchronous chip context and employs optimizations and automatic clock and data synchronization. The chip's tolerance to nuclear radiation was evaluated by recording its operation while controlled ultrafast neutron beams were incident to its silicon die. Predictions for the operating environment are made. A proposed implementation of an FPGA Integrated Logic Analyzer that mitigates the observed limitations and constraints of the existing ones is included.
Leggi di più Leggi di meno

Dettagli

2022
Inglese
Tutti i dispositivi (eccetto Kindle) Scopri di più
Reflowable
9783031180743
Chiudi
Aggiunto

L'articolo è stato aggiunto al carrello

Compatibilità

Formato:

Gli eBook venduti da IBS.it sono in formato ePub e possono essere protetti da Adobe DRM. In caso di download di un file protetto da DRM si otterrà un file in formato .acs, (Adobe Content Server Message), che dovrà essere aperto tramite Adobe Digital Editions e autorizzato tramite un account Adobe, prima di poter essere letto su pc o trasferito su dispositivi compatibili.

Compatibilità:

Gli eBook venduti da IBS.it possono essere letti utilizzando uno qualsiasi dei seguenti dispositivi: PC, eReader, Smartphone, Tablet o con una app Kobo iOS o Android.

Cloud:

Gli eBook venduti da IBS.it sono sincronizzati automaticamente su tutti i client di lettura Kobo successivamente all’acquisto. Grazie al Cloud Kobo i progressi di lettura, le note, le evidenziazioni vengono salvati e sincronizzati automaticamente su tutti i dispositivi e le APP di lettura Kobo utilizzati per la lettura.

Clicca qui per sapere come scaricare gli ebook utilizzando un pc con sistema operativo Windows

Chiudi

Aggiungi l'articolo in

Chiudi
Aggiunto

L’articolo è stato aggiunto alla lista dei desideri

Chiudi

Crea nuova lista

Chiudi

Chiudi

Siamo spiacenti si è verificato un errore imprevisto, la preghiamo di riprovare.

Chiudi

Verrai avvisato via email sulle novità di Nome Autore