Chiudi

Aggiungi l'articolo in

Chiudi
Aggiunto

L’articolo è stato aggiunto alla lista dei desideri

Chiudi

Crea nuova lista

The Read-Out Controller ASIC for the ATLAS Experiment at LHC - Stefan Popa - cover
The Read-Out Controller ASIC for the ATLAS Experiment at LHC - Stefan Popa - cover
Dati e Statistiche
Wishlist Salvato in 0 liste dei desideri
The Read-Out Controller ASIC for the ATLAS Experiment at LHC
Disponibile in 3 settimane
221,60 €
-5% 233,26 €
221,60 € 233,26 € -5%
Disp. in 3 settimane
Chiudi
Altri venditori
Prezzo e spese di spedizione
ibs
221,60 € Spedizione gratuita
disponibile in 3 settimane disponibile in 3 settimane
Info
Nuovo
Altri venditori
Prezzo e spese di spedizione
ibs
221,60 € Spedizione gratuita
disponibile in 3 settimane disponibile in 3 settimane
Info
Nuovo
Altri venditori
Prezzo e spese di spedizione
Chiudi

Tutti i formati ed edizioni

Chiudi
The Read-Out Controller ASIC for the ATLAS Experiment at LHC - Stefan Popa - cover
Chiudi

Promo attive (0)

Descrizione


This thesis presents the complete chain from specifications to real-life deployment of the Read Out Controller (ROC) ASIC for the ATLAS Experiment at LHC, including the design of the FPGA-based setup used for prototype validation and mass testing of the approximately 6000 chips. Long-lasting experiments like the ATLAS at the LHC undergo regular upgrades to improve their performance over time. One of such upgrades of the ATLAS was the replacement of a fraction of muon detectors in the forward rapidities to provide much-improved reconstruction precision and discrimination from background protons. This new instrumentation (New Small Wheel) is equipped with custom-designed, radiation-hard, on-detector electronics with the Read Out Controller chip being a mission-critical element. The chip acts as a clock and control signals distributor and a concentrator, buffer, filter and real-time processor of detector data packets. The described and deployed FPGA-based test setup emulates the asynchronous chip context and employs optimizations and automatic clock and data synchronization. The chip's tolerance to nuclear radiation was evaluated by recording its operation while controlled ultrafast neutron beams were incident to its silicon die. Predictions for the operating environment are made. A proposed implementation of an FPGA Integrated Logic Analyzer that mitigates the observed limitations and constraints of the existing ones is included.
Leggi di più Leggi di meno

Dettagli

Springer Theses
2023
Paperback / softback
198 p.
Testo in English
235 x 155 mm
338 gr.
9783031180767
Chiudi
Aggiunto

L'articolo è stato aggiunto al carrello

Chiudi

Aggiungi l'articolo in

Chiudi
Aggiunto

L’articolo è stato aggiunto alla lista dei desideri

Chiudi

Crea nuova lista

Chiudi

Chiudi

Siamo spiacenti si è verificato un errore imprevisto, la preghiamo di riprovare.

Chiudi

Verrai avvisato via email sulle novità di Nome Autore