L’articolo è stato aggiunto alla lista dei desideri
LIBRO INGLESE
E-mail
Facebook
LinkedIn
Twitter
WhatsApp
SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
(0)
Cliccando su “Conferma” dichiari che il contenuto da te inserito è conforme alle Condizioni Generali d’Uso del Sito ed alle Linee Guida sui Contenuti Vietati. Puoi rileggere e modificare e successivamente confermare il tuo contenuto. Tra poche ore lo troverai online (in caso contrario verifica la conformità del contenuto alle policy del Sito).
Grazie per la tua recensione!
Tra poche ore la vedrai online (in caso contrario verifica la conformità del testo alle nostre linee guida). Dopo la pubblicazione per te +4 punti 
194,10 €
+1940
punti 
Venditore: IBS
Articolo acquistabile con Carta del Docente
Articolo acquistabile con Carta Cultura Giovani e Carta del Merito
Articolo acquistabile con Carta della Cultura
Paga con Klarna in 3 rate senza interessi per ordini superiori a 39 €
Dati e Statistiche
Salvato in 0 liste dei desideri
Salvato in 0 liste dei desideri
SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Disponibilità in 2 settimane
194,10 €
194,10 €
Disponibilità in 2 settimane
Altre offerte vendute e spedite dai nostri venditori
Libri in Inglese
SystemVerilog Assertions and Functional Coverage: Guide to Language, Methodology and Applications
Altri venditori
Prezzo e spese di spedizione
Nuovo
Disponibilità in 2 settimane
Venduto e spedito da
IBS
Spedizione Gratis
194,10 €
Altri venditori
Prezzo e spese di spedizione
Nuovo
Disponibilità in 2 settimane
Venduto e spedito da
IBS
Spedizione Gratis
194,10 €
Altri venditori
Prezzo e spese di spedizione
Tutti i formati ed edizioni
Promo attive (0)
This book provides a hands-on, application-oriented guide to the language and methodology of both SystemVerilog Assertions and SytemVerilog Functional Coverage. Readers will benefit from the step-by-step approach to functional hardware verification, which will enable them to uncover hidden and hard to find bugs, point directly to the source of the bug, provide for a clean and easy way to model complex timing checks and objectively answer the question ‘have we functionally verified everything’. Written by a professional end-user of both SystemVerilog Assertions and SystemVerilog Functional Coverage, this book explains each concept with easy to understand examples, simulation logs and applications derived from real projects. Readers will be empowered to tackle the modeling of complex checkers for functional verification, thereby drastically reducing their time to design and debug.
Leggi di più
Leggi di meno
Autore:
Editore:
Anno:
2013
Rilegatura:
Hardback
Pagine:
356 p.
Testo in English
Dimensioni:
235 x 155 mm
EAN:
9781461473237
L'articolo è stato aggiunto al carrello
Informazioni e Contatti sulla Sicurezza dei Prodotti
Le schede prodotto sono aggiornate in conformità al Regolamento UE 988/2023. Laddove ci fossero taluni dati non disponibili per ragioni indipendenti da IBS, vi informiamo che stiamo compiendo ogni ragionevole sforzo per inserirli. Vi invitiamo a controllare periodicamente il sito www.ibs.it per eventuali novità e aggiornamenti.
Per le vendite di prodotti da terze parti, ciascun venditore si assume la piena e diretta responsabilità per la commercializzazione del prodotto e per la sua conformità al Regolamento UE 988/2023, nonché alle normative nazionali ed europee vigenti.
Per informazioni sulla sicurezza dei prodotti, contattare productsafetyibs@feltrinelli.it
L’articolo è stato aggiunto alla lista dei desideri
